如图所示为双4选I数据选择器构成的组合逻辑电路，输入变量为A、B、C，输出F1（A、B、C），F2（A、B、C）的逻辑函数分别为（）。
A 、Σm（1,2,4,7,），Σm（3,5,6,7）
B 、Σm（1,2,4,7,），Σm（1,3,6,7）
C 、Σm（1,2,4,7,），Σm（4,5,6,7）
D 、Σm（1,2,3,7,），Σm（3,5,6,7）
【正确答案：A】
所谓双4选1数据选择器就是在一块芯片上有两个4选1数据选择器，根据功能表列F1和F2的其值表如下：
对
将二进制代码变为特定含义的输出信号，所以编码器与译码器使用是可逆的。数据选择器与数据分配器中地址控制的作用是相同的。用4选1数据选择器不能实现3变量的逻辑函数数据选择器和数据分配器的功能正好相反，互为逆过程。用数据选择器可实现时序逻辑电路。选择题1、若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 .6 2、一个16选一的数据选择器，其地址输入（选择控制输入）端有 个。 .2 3、下列各函数等式中无冒险现象的函数式有 。 A. B. C. D. E.4、函数，当变量的取值为 时，将出现冒险现象。 =C=1 =C=0 C.5、四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= 。A. B. C. D.6、一个8选一数据选择器的数据输入端有 个。 .2 7、在下列逻辑电路中，不是组合逻辑电路的有 。A.译码器 B.编码器 C.全加器 D.寄存器8、八路数据分配器，其地址输入端有 个。 .2 C9、组合逻辑电路消除竞争冒险的方法有 。A修改逻辑设计 B.在输出端接入滤波电容C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰10、用四选一数据选择器实现函数Y=，应使 。=D2=0，D1=D3=1 =D2=1，D1=D3=0=D1=0，D2=D3=1 =D1=1，D2=D3=011、用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=，应 。A.用与非门，Y= B.用与门，Y=C.用或门，Y= D.用或门，Y=12、当编码器 74LS147 的输入端 I 1 、 I 5 、 I 6 、 I 7 为低电平，其余输入端为高电平时，输出信号为 。 .1010 C 练习题化简如图所示电路，并分析其功能。 设计一多数表决电路。要求 A 、 B 、 C 三人中只要有半数以上同意，则决议就能通过。但 A 还具有否决权，即只要 A 不同意，即使多数人意见也不能通过（要求用最少的与非门实现）。为了正确使用74LS138译码器，STB、STC和STA必须处于什么状态分别用与非门设计能实现下列功能的组合逻辑电路三变量判奇电路四变量多数表决电路三变量一直电路（变量取值相同输出为1，否则输出为0）试用3线-8线译码器74LS138和门电路实现下列函数，画出连线图。若用数据选择器如何实现Y1=AB+ABCY2=B+CY3=AB+AB某产品有 A 、 B 、 C 、 D 四项质量指标。规定： A 必须满足要求，其它三项中只要有任意两项满足要求，产品算合格。试设计一个组合电路以实现上述功能。分析如图所示的逻辑电路，做出真值表，说明其逻辑功能。某设备有开关 A 、 B 、 C ，要求：只有开关 A 接通的条件下，开关 B 才能接通；开关 C 只有在开关 B 接通的条件下才能接通。违反这一规程，则发出报警信号。设计一个由与非门组成的能实现这一功能的报警控制电路。分析如图所示的逻辑电路，做出真值表，说明其逻辑功能 图题9 图题10 写出图中所示组合电路输出函数 F 的表达式，列出真值表，分析逻辑功能。图中所示电路为双四选一数据选择器构成的组合逻辑电路，输入变量为 A ， B ， C ，输出函数为 Z 1 ， Z 2 ，分析电路功能，试写出输出 Z 1 ， Z 2 的逻辑表达式。图题11八路数据选择器构成的电路如图所示， A 2 、 A 1 、 A 0 为数据输入端，根据图中对 D 0 D 7 的设置，写出该电路所实现函数 Y 的表达式。 图题12 图题13某组合逻辑电路如图所示，列出真值表试分析其逻辑功能在如图所示的电路中， 74LS138 是 3 线 -8 线译码器。试写出输出 Y 1 、 Y 2 的逻辑函数式。图题14用四个全加器 FA 0 、 FA 1 、 FA 2 、 FA 3 组成的组合逻辑电路如下图所示，试分析该电路的功能。图题15试用4位数值比较器和必要的门电路设计一个判别电路。输入为一组8421BCD码ABCD，当ABCD0101时，判别电路输出为1，否则输出为0（此判别电路即所谓的四舍五入电路）。第六章习题答案一、判断题1、 2、 3、 4、 5、 6、二、选择题1、B 2、C 3、D 4、A 、D 5、A 6、E 7、D 8、C 9、A 10、A 11、A 12、D三、练习题1、2、状态说明：A、B、C同意：
1、；不同意：0，F决议通过：
1、；不通过：0。
3、STA=1， 4、1） 2） 3）5、1）2）3）6、7、：判奇（1的个数为奇数输出为1）8、状态说明：A、B、C开关接通为1；不接通为0，输出报警为1；不报警为0。
9、数值比较，、10、判奇：
1、1、 12、13、输入的数为奇数时，发光二极管亮。DCBAF0000000011001000011101000010110110001111100001001114、 15、 16、
我有罪 我上学期才学的就搞忘了
不过我怀疑楼上的那兄弟怎么乱复制哦?
具体过程我实在 抱歉
我说说我的思路吧
直接用一个 74LS08——2输入四与门 就可以实现吧
AB输入 C输出 .
DE输入 F输出.
C接 D.
E接高电平
F那就是最后输出了
这就实现了
A B D 三人的 与吧
如果有一人是低电平 那F就是低
必须三人都是高 那F才是高
F 管脚 就接 试验箱上的 红绿灯
如果红绿灯 和你预期反的 前面再接个 非门
上面器材可以做 非门
你应该有知识基础的吧 多的不说了
我都忘了很多了
悲剧啊~~~~
在公共传输线上实现多路数据的分时传送。此外，还可完成数据的并-串转换、序列信号产生等多种逻辑功能以及实现各种逻辑函数功能。因而，属于通用中规模集成电路。
一 . 多路选择器
多路选择器(Multiplexer)又称数据选择器或多路开关，常用MUX表示。它是一种多路输入、 单路输出的组合逻辑电路。
1.逻辑特性
(1) 逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，对于一个具有2n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。
�
(2) 构成思想 多路选择器的构成思想相当于一个单刀多掷开关，即
2.典型芯片
常见的MSI多路选择器有4路选择器、8路选择器和16路选择器。
(1) 四路数据选择器T580的管脚排列图和逻辑符号
图7.14(a)、(b)是型号为T580的双4路选择器的管脚排列图和逻辑符号。该芯片中有两个4路选择器。其中，D0～D3为数据输入端；A1、A0为选择控制端；W、W为互补输出端。
图7.14 T580的管脚排列图和逻辑符号
(2) 四路数据选择器T580的功能表
四路数据选择器的功能表如表7.4所示。
表7.4 四路选择器功能表
选择控制输入
A1 A0
数 据 输 入
D0 D1 D2 D3
输 出
W
0 0
0 1
1 0
1 1
D0 d d d
d D1 d d
d d D2 d
d d d D3
D0
D1
D2
D3
(3) 四路数据选择器T580的输出函数表达式
由功能表可知,当A1A0=00时,W=D0；当A1A0 =01时,W=D1；当A1A0 =10时,W=D2；当A1A0 =11时,W=D3。即在A1A0的控制下,依次选中D0～D3端的信息送至输出端。其输出表达式为
式中，mi为选择变量A1、A0组成的最小项，Di为i端的输入数据，取值等于0或1。�
类似地，可以写出2n路选择器的输出表达式
式中，mi为选择控制变量An-1，An-2，…，A1，A0组成的最小项；Di为2n路输入中的第i路数据输入，取值0或1。
�
3．应用举例
多路选择器除完成对多路数据进行选择的基本功能外，在逻辑设计中主要用来实现各种逻辑函数功能。
(1) 用具有n个选择控制变量的多路选择器实现n个变量函数
一般方法：将函数的n个变量依次连接到MUX的n个选择变量端，并将函数表示成最小项之和的形式。若函数表达式中包含最小项mi，则相应MUX的Di接1，否则Di接0 。
例1 用多路选择器实现如下逻辑函数的功能
��� F(A,B,C)=∑m(2,3,5,6)�
�
解 由于给定函数为一个三变量函数故可采用8路数据选择器实现其功能。�
� 因为8路数据选择器的输出表达式为
逻辑函数F的表达式为
比较上述两个表达式可知：要使W=F，只需令A2=A,A1=B,A0=C且D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。据此可作出用8路选择器实现给定函数的逻辑电路图，如图7.15所示。
图7.15 逻辑电路图
上述方案给出了用具有n个选择控制变量的多路选择器实现n个变量函数的一般方法。
(2) 用具有n个选择控制变量的多路选择器实现n+1个变量的函数 一般方法从函数的n+1个变量中任n个作为MUX选择控制变量,并根据所选定的选择控制变量将函数变换成如下形式：
以确定各数据输入Di。假定剩余变量为X，则Di的取值只可能是0、1或X,X四者之一。
例2 假定采用4路数据选择器实现逻辑函数
F(A,B,C)=∑m(2,3,5,6)�
�
解 由于四路选择器具有2个选择控制变量，所以用来实现3变量函数功能时，应该首先从函数的3个变量中任选2个作为选择控制变量，然后再确定选择器的数据输入。假定选A、B与选择控制端A1、A0相连，则可将函数F的表达式表示成如下形式：
���
显然，要使4路选择器的输出W与函数F相等，只需D0=0、D1=1 、D2=C 、D3=C 。据此，可作出用4路选择器实现给定函数功能的逻辑电路图如图7.16所示。类似地，也可以选择A、C或者B、C作为选择控制变量，选择控制变量不同，将使数据输入不同。
图7.16 逻辑电路图
上述两种方法表明：用具有n个选择控制变量的MUX实现n个变量的函数或n+1个变量的函数时，不需要任何辅助电路，可由MUX直接实现。
�
(3) 用具有n个选择控制变量的多路选择器实现n+1个以上变量的函数
当函数的变量数比MUX的选择控制变量数多两个以上时，一般需要加适当的逻辑门辅助实现 。在确定各数据输入时，通常借助卡诺图。
�
例3 用4路选择器实现如下4变量逻辑函数的功能
�� �F(A,B,C,D)=∑m(1,2,4,9, 10,11,12,14,15)�
�
解 用4路选择器实现该函数时，应从卡诺图的4个变量中选出2个作为MUX的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。
①选用变量A和B作为选择控制变量
假定选用变量A和B作为选择控制变量，首先作出函数的卡诺图如图7.17(a)所示。
图7.17 例3 的两种方案
A、B两个选择变量按其组合将原卡诺图划分为4个子卡诺图--2变量卡诺图(对应变量C和D)，如图中虚线所示。各子卡诺图所示的函数就是与其选择控制变量对应的数据输入函数Di。求数据输入函数时，函数化简可以在卡诺图上进行。注意：由于一个数据输入对应选择控制变量的一种取值组合，因此，化简只能在相应的子卡诺图内进行，即不能越过图中虚线。分别化简图7.17(a)中的每个子卡诺图，见图中实线圈(标注这些圈对应的"与"项时应去掉选择控制变量)，即可得到各数据输入函数Di分别为
��
；；据此，可得到实现给定函数的逻辑电路图如图7.17(b)所示。除4路选择器外，附加了4个逻辑门。
�
②选用变量B和C作为选择控制变量
如果选用变量B和C作为选择控制变量，则各数据输入函数对应的子卡诺图(对应变量A和D)如图7.17(c)所示。经卡诺图化简后，可得到各数据输入函数为
； ； ；
相应逻辑电路图如图7.17(d)所示，只附加一个与非门。显然，实现给定函数用B、C作为选择控制变量更简单。
由上述可见，用n个选择控制变量的MUX实现m个变量(m-n≥2)的函数时，MUX的数据输入函数Di一般是2个或2个以上变量的函数。函数Di的复杂程度与选择控制变量的确定相关，只有通过对各种方案的比较，才能从中得到最简单而且经济的方案。
�
例4 用一片T580双4路选择器实现4变量多输出函数。 函数表达式为
F1(A,B,C,D)=∑m(0,1,5,7,10,13,15)�
F2(A,B,C,D)=∑m(8,10,12,13,15)��
解 假定选取函数变量A、B作为MUX的选择控制变量A1、A0 ，可作出F1、F2的卡诺图如图7.18所示。
图7.18 Di的卡诺图合并情况
图中，Di对应的子卡诺图即为卡诺图的各列。若令T580的1W=F1，2W=F2，则化简后可得
； ； ；
； ； ；
实现函数F1和F2的电路图如图7.19所示。
图7.19 逻辑电路图
�
二.多路分配器�
多路分配器(Demultiplexer)又称数据分配器，常用DEMUX表示。多路分配器的结构与多路选择器正好相反，它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出。图7.20所示为4路分配器的逻辑符号。
图7.20 四路数据分配器的逻辑符号
图中，D为数据输入端，A1、A0为选择控制输入端，f0～f3为数据输出端。其功能表如表7.5所示。�
表7.5 四路分配器功能表
A1 A0
f0 f1 f2f3
0 0
0 1
1 0
1 1
D000
0D00
00D0
000D
由功能表可知，4路分配器的输出表达式为
�
；
；
式中，mi(i=0～3)是选择控制变量的4个最小项。�
多路分配器常与多路选择器联用，以实现多通道数据分时传送。通常在发送端由MUX将各路数据分时送上公共传输线(总线)，接收端再由DEMUX将公共线上的数据适时分配到相应的输出端。图7.21所示是利用一根数据传输线分时传送8路数据的示意图，在公共选择控制变量 ABC的控制下，实现Di-fi的传送(i=0～7)。
图7.21 8路数据传输示意图
以上对几种最常用的MSI组合逻辑电路进行了介绍，在逻辑设计时可以灵活使用这些电路实现各种逻辑功能。
�
例5 用8路选择器和3-8线译码器构造一个3位二进制数等值比较器。
�
解 设比较的两个3位二进制数分别为ABC和XYZ，将译码器和多路选择器按图 7.22所示进行连接，即可实现ABC和XYZ的等值比较。
图7.22 比较器逻辑电路图
从图7.22可知，若ABC=XYZ，则多路选择器的输出F=0，否则F=1。例如，当ABC=010时，译码器输出Y2=0 ，其余均为1。若多路选择器选择控制变量XYZ=ABC=010，则选通D2送至输出端F，由于D2=Y2=0,故F=0；若XYZ≠010，则多路选择器会选择D2之外的其他数据输入送至输出端F，由于与其余数据输入端相连的译码器输出均为1，故F为1。
演示如下：
用类似方法，采用合适的译码器和多路选择器可构成多位二进制数比较器。
另外,团IDC网上有许多产品团购,便宜有口碑
温馨提示：
