74LSI61的功能如表所示，图示电路的分频比（即Y与CP的频率之比）为（）。
A 、1 63
B 、1 60
C 、1 96
D 、1 256
【正确答案：A】
74161为4位二进制异步计数器，为可预置数的加法器。 采用两片74161串行级联的方式，其中左片为低位计数，预数为（1001)2 = (9)16 = (9)10；右片为高位计数，预置数为（0111）2 = (7)16 =（7）10。
这是一个十进制计数器。分析如下：由电路图可以看出，74LS161具有同步置数和计数两种功能。当输出端Q₃Q₂Q₁Qⅽ=1001时，通过与非门使LD'=0，74161进入同步置数阶段，到下一个CP上升沿来到时，置数端信号0000出现在输出端，这时LD'=1，74161进入计数阶段，下一个状态就是0001，……，直到1001，又置数0000，……所以循环往复的过程就是1001→ 0000 →0001→ ……→ 1001→0000→……可以看出这是一个十进制计数器
74LS161是常用的四位二进制可预置的同步加法计数器，可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能。
当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。
74LS161采用异步清零
而74LS162,74LS163采用的是同步清零。在同步清零的计数器电路中，RD‘ 出现低电平后要等下一个CLK信号到达时才能将触发器清零。而在异步清零的计数器电路中，只要RD’ 出现低电平，触发器立即被置零，不受CLK的控制。
异步清零是与时钟不同步，即清零信号有效时，无视触发脉冲，立即清零；同步是时钟触发条件满足时检测清零信号是否有效，有效则在下一个时间周期的触发条件下，执行清零。
以上内容参考：百度百科-异步清零
74LS161是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数 、保持等功能。74LS161的逻辑电路图和引脚排列图如图1所示，CR是异步清零端，LD是预置数控制端，D0 ，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端，它的设置为多片集成计数器的级 联提供了方便。
74LS161的功能表如表1所示。由表可知，74LS161具有以下功能。
图1 74LSl61的逻辑电路图和引脚图
（1）异步清零功能
当CR＝0时，不管其他输人端的状态如何（包括时钟信号CP），4个触发器的输出全为零。
（2）同步并行预置数功能
在CR＝1的条件下，当LD＝0且有时钟脉冲CP的上升沿作用时，D3，D2，D1，D0输入端的数据将分别被Q3～Q0所接收。由于置数操作必须有CP脉冲上升沿相配合，故称为同步置数。
（3）保持功能
在CR=LD＝1的条件下，当T＝P＝0时，不管有无CP脉冲作用，计数器都将保持原有状态不变（停止计数） 。
（4）同步二进制计数功能
当CR＝LD＝P＝T＝1时，74LS161处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路 将从1111状态返回到0000状态，状态表见表2。
（5）进位输出C
当计数控制端T＝1，且触发器全为1时，进位输出为1，否则为零。
表1 74LS161的功能表
表2 进制同步加法计数器的状态表
若输入计数器的CP脉冲频率为f，则从Qo端输出脉冲频率为f/2，通常也称Qo端输出信号是输人计数脉冲 CP的2分频信号，Q1端输出信号是输人计数脉冲CP的4分频信号，Q4端输出信号是输人计数脉冲CP的16分频 信号。N进制计数器可实现n分频。
2．十进制计薮器
二进制计数器电路简单，运算也方便，但人们最习惯的是十进制，所以在应用中常使用十进制计数器。使用较多的十进制计数器是按照8421BCD码进行计数的电路，计数器由“0000”状态开始计 数，每10个脉冲一个循环，也就是第10个脉冲到来时，由“1001”变为“0000”，就实现了“逢十进一” ，同时产生一个进位信号。74LS160是集成同步十进制计数器，它是按8421BCD码进行加法计数的， 74LS160的引脚图、逻辑功能与74LS161相同，只是计数状态是按照十进制加法规律来计数的，因此不再重 述。
温馨提示：
