由JK触发器组成的应用电路如图所示。设触发器的初值为00,经分析可知，该电路是一个： （）
A 、同步二进制加法计数器
B 、同步四进制加法计数器
C 、同步三进制计数器
D 、同步三进制减法计数器
【正确答案：C】
由图可以列写逻辑状态表。
JK(J,K) 触发器输入有4种状态 1.(0,0) ,2.(0,1) , 3.(1,0) , 4(1,1)对应CP, 1>Q不变 ,2>Q=0 , 3>Q=1, 4>Q相反，可参考JK触发器的真值表。从电路得知左面触发器只有第4种输入状态(1,1)，而右面的就有1和4的输入状态(0,0)，(1,1)。左面的触发器输出Q0=0始初，第1个时钟脉冲後令Q0反转=1,第2个时钟脉冲後=0, 3後=1, 4後=0。右面的触发器始初JK输入=(0,0)第1个时钟脉冲後不变Q1仍然=0，第2个时钟脉冲後Q1=1（因为第1 时钟脉冲後左面的触发器输出已变为1），第3个时钟脉冲後Q1不变（因为第2 时钟脉冲後左面的触发器输出已变为0），第4个时钟脉冲後Q1=0反转（因为第3 时钟脉冲後左面的触发器输出已变为1）。左面的触发器对应每个时钟脉冲反转一次，而右面的就每内次就反转一次。
JK触发器是数字电路触发器中的一种电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。
1.CP=0时，触发器处于一个稳态。CP为0时，G3、G4被封锁，不论J、K为何种状态，Q3、Q4均为1，另一方面,G12、G22也被CP封锁,因而由与或非门组成的触发器处于一个稳定状态，使输出Q、Q状态不变。 2.CP由0变1时，触发器不翻转，为接收输入信号作准备。 JK触发器电路图：设触发器原状态为Q=0，Q=1。当CP由0变1时，有两个信号通道影响触发器的输出状态，一个是G12和G22打开，直接影响触发器的输出，另一个是G4和G3打开，再经G13和G23影响触发器的状态。前一个通道只经一级与门，而后一个通道则要经一级与非门和一级与门，显然CP的跳变经前者影响输出比经后者要快得多。在CP由0变1时，G22的输出首先由0变1，这时无论G23为何种状态（即无论J、K为何状态），都使Q仍为0。由于Q同时连接G12和G13的输入端，因此它们的输出均为0，使G11的输出Q=1，触发器的状态不变。CP由0变1后，打开G3和G4，为接收输入信号J、K作好准备。 3.CP 由1变0时触发器翻转 设输入信号J=1、K=0，则Q3=0、Q4=1，G13和G23的输出均为0。当CP 下降沿到来时,G22的输出由1变0,则有Q=1，使G13输出为1，Q=0，触发器翻转。虽然CP变0后，G3、G4、G12和G22封锁，Q3=Q4=1，但由于与非门的延迟时间比与门长（在制造工艺上予以保证）,因此Q3和Q4这一新状态的稳定是在触发器翻转之后。由此可知,该触发器在CP下降沿触发翻转，CP一旦到0电平，则将触发器封锁，处于(1)所分析的情况。 总之，该触发器在CP下降沿前接受信息，在下降沿触发翻转，在下降沿后触发器被封锁。
先画出来A和B的与、与非的信号波自形，对准画，再对着CP看,在CP上升沿JK触发器触发，根据JK触发器的特征方程 J=1，K=0时，Qn 1=1J=0,K=1时，Qn 1=0；J=K=0时，Qn 1=Qn；J=K=1时，Qn 1=-Qn；就可以画出输出波形。
JK触发器有cp上升沿触发，和下降沿触发两种：
JK触发器的特征方程为 Qn = J*Q' + K' *Q；
初态：版Q=0，那么
CP1：Qn = J*Q' + 0 = 1；
CP2：Qn = 0 + K' *Q = 1；
扩展资料：
主从JK 触发器是在主从RS触发器的基础上组成的。 在主从RS触发器的R端和S端分别增加一个两输入端的与门G11和G10，将Q端和输入端经与门输出为原S端，输入端称为J端，将Q端与输入端经与门输出为原R端，输入端称为K端。
由上面的电路可得到S=JQ,R=KQ。代入主从RS触发器的特征方程得到：当
J=1，K=0时，Qn+1=1；
J=0，K=1时，Qn+1=0；
J=K=0时，Qn+1=Qn；
J=K=1时，Qn+1=~Qn；
由以上分析，主从JK 触发器没有约束条件。在J=K=1时,每输入一个时钟脉冲，触发器翻转一次。触发器的这种工作状态称为计数状态，由触发器翻转的次数可以计算出输入时钟脉冲的个数。
参考资料来源：百度百科-JK触发器
温馨提示：
