第一种情况：
当有多个时钟在同一个数字电路中，且有一个时钟(Clk)的速率大于其它时钟两倍以上。
这种情况最为简单，在接口部分就必须要对其他时钟进行同步化处理，将其处理为与Clk同步的时钟信号。
这样处理的好处是：
便于处理电路内部时序；
时钟间边界条件只在接口部分电路进行处理。
实质上，时钟采样的同步处理方法就是上升沿提取电路，经过上升沿提取输出信息中，带有了系统时钟的信息，所以有利于保障电路的可靠性和可移植性。
第二种情况：
当系统中所有时钟没有一个时钟速率达到其他时钟频率的两倍的情况，也就是系统中多个时钟速率差不多的情况。
这个时候无法满足采样定理，所以在接口部分就必须对其他时钟和数据通过FIFO或者DPRAM进行隔离，并将其他时钟信息转换为和系统时钟同步的允许信号。比如在高速的数据采集系统当中，AD的采集时钟往往比较高，大于系统时钟的一半以上，这时候采用同步化处理无法满足时序设计。
第三种情况：
系统中多个时钟之间存在数据互相采样。
对于这种情况，可使用两级触发器级联采样数据，避免亚稳态发生。
温馨提示：
