1.负边沿是下降沿
2.边沿触发器的次态仅取决于时钟信号的上升沿(也称为正边沿)或下降沿(也称为负边沿)到达时输入的逻辑状态,
3.边沿触发器在这以前或以后,输入信号的变化对触发器输出的状态没有影响。
4.在应用触发器时,要特别注意触发形式,否则很容易造成整个数字系统工作不正常。
负边沿d触发器电路图
1.负边沿是下降沿
2.边沿触发器的次态仅取决于时钟信号的上升沿(也称为正边沿)或下降沿(也称为负边沿)到达时输入的逻辑状态,
3.边沿触发器在这以前或以后,输入信号的变化对触发器输出的状态没有影响。
4.在应用触发器时,要特别注意触发形式,否则很容易造成整个数字系统工作不正常。