DRAM(Dynamic Random Access Memory),即动态随机存储器,也就是我们常说的计算机内存,在现代计算机系统和SOC系统中有很重要的作用。本文主要对DRAM中的一些基本原理进行总结,目的是为了更好理解DDRC(Double Data Rata DRAM controller)中的时序关系与时序参数。
DRAM基本电路结构
1.1基本存储单元cell
1.1.1 3T1C与1T1C
算法的实现依赖于采用的逻辑结构
DRAM(Dynamic Random Access Memory),即动态随机存储器,也就是我们常说的计算机内存,在现代计算机系统和SOC系统中有很重要的作用。本文主要对DRAM中的一些基本原理进行总结,目的是为了更好理解DDRC(Double Data Rata DRAM controller)中的时序关系与时序参数。
DRAM基本电路结构
1.1基本存储单元cell
1.1.1 3T1C与1T1C
它是一种动态随机存储器。
它的逻辑结构包括存储单元、地址译码器、列选择器、行选择器、刷新控制器和输入/输出控制器等组成部分。