判奇电路多见于电路结构中，其作用十分广泛，有一定的选择作用。
判奇电路一种简单的情况就是多数表决电路。
比如判断一个运动员的成绩是否有效，可以设3个裁判，给出一定的判决条件，如：主裁判和至少一名副裁判判断合格就合格。
判奇电路用数字电路实现。
判奇电路原理:
由于需要较高的判决灵敏度，所以比较器采用共源共栅差分电路形式，这种电路形式具有较高的电路增益。
VIN 为输入信号，VREF 为参考电压即电路的门限电压，VDD 为电源，VCC 为共源共栅差分电路的偏置电压。
锁存器采用"型D 触发器（使用双时钟），它比使用单时钟的I型触发器的工作频率要高一倍，VCLKl 和VCLK2 为时钟输入，控制锁存器锁存与否，VOl 和VO2 为整个电路的输出。
电路的每一级输出均采用源跟随器形式，起电平移位及增强驱动能力的作用。
由于电路是差分工作形式，所以VCLKl、VCLK2 为互补时钟信号。
